Synthesis options for SignalTap II in Altera Quartus II

SignalTap II などで利用するため fan-out のないレジスタや重複したレジスタを最適化で消されないために下記のようにすると便利らしい(Verilog の例)。

reg hoge /* synthesys syn_noprune syn_preserve = 1 */;

参考文献

• Quartus II Handbook Version 13.1 - Volume 1: Design and Synthesis - Chapter 16: Quartus II Integrated Synthesis [altera.com] - Quartus II Synthesis Options - Preserve Registers 及び Noprune Synthesis Attribute/Preserve Fan-out Free Register Node