Porting Altera Transciever Toolkit

Transciever Toolkit [altera.com] の移植（データレート、リファレンスクロック、チャンネル数の変更）方法まとめ。
環境: RedHat 5.10 x86_64, Quartus II 13.1.1 Build 166

1. On-chip Debugging Design Examples [altera.com]
   より Transceiver Toolkit Example をダウンロードし展開。現時点では Transceiver Toolkit Examples for Stratix V GX, Arria V GX/GT, Cyclone V GX/GT and Stratix IV GX/GT devices (Quartus II software v13.0 SP1) が最新で、これを Quartus II 13.1 で開くと 13.1 用にコンバートされる。
   
2. 各ディレクトリ以下の readme.txt にある通り、*.qar を展開した後 ip ディレクトリを展開したプロジェクトディレクトリ内に移動する。
   
3. Quartus II でプロジェクト (*.qpf) を開き、Qsys を起動、*.qsys を開く。
   
4. System Contents タブで xcvr_low_latency_phy を Edit...。General タブでNumber of lanes と、Data rate、Input clock frequency を編集し、Base data rate を選択。クロックとデータレートの組み合わせは、MegaWizard Plug-in Manager の ALTGX のウィザードで探った。
   
5. System Contents タブで pllclk を Edit...。Clock frequency を編集する。
   
6. System Console タブで元々あったあるレーン用の generater_*, timing_adapter_*, checker_*, timing_adapter_* をそれぞれ右クリック Duplicate し、Connection で元々あったレーンを参考に同様の配線を行う。
   
7. Qsys の Generate メニューより Generate... を選択し、Generation ウィンドウで必要なら各種パラメータを設定し、Generate。
   
8. Quartus II に戻り、Qsys で生成したモジュールを含むトップモジュール(*.v など) とクロックのタイミング制約が書かれている *.sdc を編集し、ピンアサインメント変更など必要があれば行い、Processing メニューから Start Compilation を実行。*.sof ファイルが生成される。