Intel@ISSCC - 47x10Gb/s chip-to-chip interface

Research@Intel - Moving tera-scale data (Intel Labs @ ISSCC part 1) [intel.com] で ISSCC [isscc.org] での Intel の発表内容が紹介されている。仕事柄、チップ間通信の3番目に写真付きで紹介されている "A 47×10Gb/s 1.4mW/(Gb/s) Parallel Interface in 45nm CMOS" が気になる。BGA (あるいは LGA) でいっぱいいっぱいのチップ背面は諦めて、チップの上側から高周波対応のフレキケーブル(?)でチップ間を繋いでしまおうという技。マザーボードはそれほど高周波特性を気にしなくてよいので(とはいっても従来並には必要だけど)、システム全体としての低コスト化も図れる。チップあたりのコア数が増えているので、数チップあれば SMP ウェイ数も結構稼げるだろうし、小規模なサーバでよければこれで十分か。